运放问题

只看该作者 · 2010-8-2 16:14

本帖最后由 xyp749192072 于 2010-8-2 19:26 编辑

运放的输入电阻怎么计算？是R6+Rbe1吗？反馈网络中的电阻值怎设置有什么原则？没问题图中因为反馈网络中的电阻值设置不当导致运放饱和，反馈网络的电阻设置应遵循什么原则？

只看该作者 · 2010-8-2 18:00

你第一个仿真的运放,都超出了最大输出范围,当然有问题,

只看该作者 · 2010-8-2 18:25

保证R6=R7| |R8是为了输入阻抗匹配，至于你说的第一个有问题就是ls说的，你放大的倍数太大了。已经超出了VS的大小因而会出错，我想是这样的。

3万 · 2010-8-2 18:47

3楼：
这里最好不用“阻抗匹配”这样的说法，容易造成误解。
实际上，这些电阻这样搭配，是为了使运放的输入偏置电流不会造成输入电压失调。当运放输入偏置电流很小时，或电路允许存在一定失调时，电阻不这样搭配也无所谓。

只看该作者 · 2010-8-2 18:49

呵呵，学得不够，受教了。

只看该作者 · 2010-8-2 19:20

3楼：
这里最好不用“阻抗匹配”这样的说法，容易造成误解。
实际上，这些电阻这样搭配，是为了使运放的输入偏置电流不会造成输入电压失调。当运放输入偏置电流很小时，或电路允许存在一定失调时，电阻不这样搭配也 ...
maychang 发表于 2010-8-2 18:47

我看了一下书，跟你说的完全一样，是为了消除偏置电流引起的输出电压误差。谢谢，我还想问下，反馈网络中的电阻数值设置有要求吗，只要使得输出电压不超过运放输出最大值就可以了吗？

3万 · 2010-8-2 19:37

6楼：
反馈电阻的数值要求不是很严格。
不宜太大，因高阻值电阻稳定性不如较低阻值电阻，电阻太大时电路板漏电将产生较大影响。也不宜太小，太小了会使运放负担加重(发热)，电源负担也加重。不过，这些要求实在是很低的。

只看该作者 · 2010-8-2 20:01

以上大家说的都是电压反馈运放，对于电流反馈运放来说，反馈电阻与带宽有关，在选择时受到一定限制。

只看该作者 · 2010-8-2 22:35

本帖最后由 sxdxy 于 2010-8-3 08:56 编辑

这个电路的输入阻抗是R6+Rid+R7//R8，而Rid与偏置电流有关，如果输入级是最普通的差分对，那么差模输入电阻是2rb'e，rb'e=VT/IB，VT=26mV，但在IB较小的情况下计算rb'e时VT要修正为40mV。当运放输入级为共集结构时，差模输入电阻则通常比上述情况大得多，所以理想情况下认为这个电路的输入阻抗就是Rid。当运放输入级为JFET或CMOS运放时输入电阻则为无穷大了。

只看该作者 · 2010-8-3 08:40

领教了，

只看该作者 · 2010-8-3 09:38

这个电路的输入阻抗是R6+Rid+R7//R8，而Rid与偏置电流有关，如果输入级是最普通的差分对，那么差模输入电阻是2rb'e，rb'e=VT/IB，VT=26mV，但在IB较小的情况下计算rb'e时VT要修正为40mV。当运放输入级为共集结构时， ...
sxdxy 发表于 2010-8-2 22:35

运放1那张图错在哪里了，按那张图输入电阻不是你说的这样啊

只看该作者 · 2010-8-3 18:00

11# xyp749192072
不好意思，关于输入阻抗的计算是错误的，没有考虑得太仔细。但关于Rid的计算是没有错的。第一幅图由于引入了负反馈，因此它的输入电阻为R6+Rid(1+A*beta)=R6+Rid[1+AR1/(R1+R2)]，beta=R1/(R1+R2)是反馈系数，A是运放的增益。仿真的第一图之所以有问题是因为运放已经进入非线性区了，运放“-”端输入的电阻是无穷大，因此R3上的电压是op的输出电压通过R3和R4的分压。因此当R3=10kohm，R4=90kohm时，“-”端的电压是输出电压的1/10，而你用的是5V电源，所以在这种情况下“-”端最大电压只有0.5V，连VBE（sat）=0.6至0.7V的电压都不到，而你如果看了Datasheet上关于运放内部结构的简图，显然这样的偏置导致了运放进入非线性状态。之所以不能这样连接是因为你用了单电源。所以解决办法是在R3下面接一个电容与地耦合。这个电容起隔直通交作用，交流视之为短路。单电源和双电源对于交流通路而言理想情况下没有区别，但对于偏置则是很不一样的。类似的问题这个板块上已经有很多人问过了

只看该作者 · 2010-8-3 18:37

12楼的；
第一幅图的输入电阻是无穷大吧。由虚断可知，流过V+的电流i=0，输入电阻是近似无穷大。那是一个典型的同向放大电路。

只看该作者 · 2010-8-4 09:31

本帖最后由 sxdxy 于 2010-8-4 09:53 编辑

13# rcwust2009
实际运放输入阻抗不可能无穷大的。就算是输入级是JFET的运放或CMOS运放在频率很高的时候输入阻抗也将变得很有限。无穷大是数学上的一个理想模型，类似于物理上的质点模型。看LM358的Datasheet，它是个Bipolar工艺的运放，输入偏置电流典型值为50nA，输入级先是一个共集电极结构，再加上串联负反馈，输入电阻当然是很大的

只看该作者 · 2010-8-4 10:02

还有注意是输入阻抗近似无穷大，所以运放输入端可以看成断路，所以称为“虚断”，什么叫“虚”断？
而不是说“虚断”导致了阻抗无穷大，前因后果要搞清楚。图1由于运放本事输入差模输入阻抗很大，再加上串联负反馈导致整个电路的输入阻抗进一步增大，但当负反馈类型是并联负反馈时，输入阻抗可能就会变得很小，哪怕运放的差模输入阻抗很大

只看该作者 · 2010-8-7 20:28

15楼的，你就不要在这里扯淡了。虚断是由虚短派生出来的，虚短是本质的。虚短是由于负反馈的作用，导致运放两端的电压近似为相等的。加之运放的输入电阻很大，流经的电流就很小，因此也认为运放的两输入端的断路，即所谓的虚断。这才是因果关系，不要本末倒置。。。

只看该作者 · 2010-8-9 09:39

本帖最后由 sxdxy 于 2010-8-9 09:44 编辑

16# rcwust2009
自己不懂还说人家扯淡。难道没有负反馈的时候，“虚短”和“虚断”就不成立了？照样成立，只要输入级的差分对两边的电路足够对称，只不过线性范围很窄，电压稍有偏差运放就饱和了。只要工作在线性区运放“虚短”和“虚断”就成立，加入负反馈（假设是纯电阻型的）只是扩展了整个电路的线性范围，使在更大范围上“虚短”和“虚断”成立。“虚短”的原因是因为在线性状态下俩输入端直流偏置相同，而“虚断”是因为差模输入阻抗很大。至于差模输入电阻Rid有多大，这跟输入级结构和偏置有关。为什么NE5532的Rid=300kohm，uA741的Rid=2Mohm，而LM358的Rid干脆不给出呢？为什么运放的增益曲线在高频处过了极点之后会以-20dB/十倍频下降呢？你上面的话一看就知道你不知道运放内部电路
我不想说我很懂，但至少我了解内部电路，我从事相关工作。说谁谁谁扯淡的不是一种讨论的态度。我11楼、14楼、15楼说过的话你都可以去查教科书和Datasheet。

只看该作者 · 2010-8-9 09:50

本帖最后由 sxdxy 于 2010-8-9 09:51 编辑

关于9楼我说rb'e=VT/IB在IB很小的情况下VT要从26mV修正为40mV，这样可以计算得到uA741的Rid=2Mohm
这个可以去查一套叫作《中国集成电路大全》的书的“运算放大器”分册，运放型号是F007，内部结构和ua741是几乎一样的。这本书是80年代出版的，现在不会再出版这样的书了，因为网络太发达了。但是学校图书馆可以找到这样的书

运放问题

相关下载

相关帖子

随便说人扯淡不是做学问的态度

以坛为家

技术高手奖章

社区建设奖章

欢快之小溪

技术奇才奖章

突出贡献奖章

沉静之湖泊

七世轮回

技术导师奖章

湍急之河流

精华达人奖章

涓涓之细流

经常做客