发新帖我要提问
返回列表
打印

Cadence 的Verilog-XL可以做门级功能仿真吗？

[复制链接]
3324|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
irun2|  楼主 | 2010-8-4 22:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
功能仿真, cadence, verilog, imu, ST
对门级仿真这个定义我不是很确定，我的理解是经过DC综合后生成门级网表，然后用这网表在Verilog-XL（用verilog编写stimulas）或者其它工具做仿真。同事说这不能叫门级仿真，他说门级仿真是指晶体管级的仿真，要用AMS。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhang_2000| | 2010-8-17 20:49 | 只看该作者
cadence  的  NC-Verilog  可以做门级仿真

DC 综合的后的门级网表 + *.SDF

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

irun2

8

主题

18

帖子

0

粉丝