21ic电子技术开发论坛 › 已关闭版块 › ZLG › libero中优化设置
返回列表 发新帖我要提问

[Actel FPGA] libero中优化设置

[复制链接]
2641|1
 楼主| 6019赵文 发表于 2010-8-19 20:14 | 显示全部楼层 |阅读模式
Libero, Actel, 芯片, 软件, TE
最近在研究Actel芯片的时延，但是系统老是将引入的时延优化了，无法测试，那位高手知道的话，向您请教，怎么设置软件libero的优化设置才能够保证引入的缓冲不被优化，在这先谢谢各位，盼回复！！！
回复

收藏 举报

相关帖子
linas 发表于 2010-12-28 16:18 | 显示全部楼层
顶上去。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

6019赵文

350

主题

1515

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部