发新帖我要提问
返回列表
打印

SDRAM布线问题

[复制链接]
3208|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
y_d21|  楼主 | 2010-8-20 22:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
SDRAM, 布线, 时钟, 仿真, FPGA
用FPGA控制SDRAM HY57V281620，SDRAM的时钟由FPGA提供，PCB布线时设置数据线、地址线、控制线都与与时钟线等长，怎样用Cadence仿真确定等长误差，还有时钟线的本身长度如何由仿真确定？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
y_d21|  楼主 | 2010-8-21 22:20 | 只看该作者
没人愿意解答吗？

使用特权

评论回复 赏
板凳
acute1110| | 2010-8-23 12:16 | 只看该作者
无法通过仿真确定clk的长度，应为仿真的条件是阻抗匹配条件下做的，如果不匹配才会给出clk最长是多长，难道你会做不匹配的pcb。等长的误差是你的Th，Tsu决定的和仿真无关。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

y_d21

8

主题

22

帖子

1

粉丝