| 什么是BPS | BPS（BEEcube Platform Studio）是基于MathWorks公司Simulink上的，另一个系统级的、软硬件协同开发的环境。BPS可以自动生成特定硬件接口和相应软件驱动的所有平台。对于复杂的DSP算法工程任务，以往需要数月才能完成，而现在利用BPS在几天内就可以完成。在实现这些算法任务时，后者并不需要用户了解FPGA底层的实现细节，如高速I/O接口、定时结束、HW/SW接口和IP综合问题
|
每个BPS平台都是硬件设备和物理模块上相关软件的集合。创建BPS平台的目的是为了使终端用户进行设计时能够脱离于硬件的特定细节。BPS平台的最小单元是单个FPGA。
BPS设计环境中的典型设计起源于Simulink中的核算法设计，其利用Xilinx系统生成器来完成DSP功能。从终端用户角度来看，Simulink设计只存在于具有同步数据流执行模型的受保护沙盒中；所有在核算法外的连接都通过BPS接口块集合得以虚拟影射。
一个处理器核隐式地包含在所有BPS设计之中，其可能是硬核形式（PowerPC 405）也可能是软核形式（MicorBlaze处理器）。处理器核通过软件寄存器、FIFO或共享存储器，可以和用户XSG设计进行通信，用户可以通过在Simulink中选择相应的BPS块来定制需要的通信方法。所有的外部网络、I/O和存储器设备都利用一简单的FIFO抽象来抽象为Simulink数据信源或信宿。
BPS数据库
HW/SW接口
共享的BRAM
软件寄存器
共享的FIFO
外部存储器
ZBT SRAM
DDR2 ECC DRAM
多端口存储控制器
高速率网络
三态1G以太网&TCP/IP
极光接口
10G以太网&XAUI
系统I/O
GPIO高达DDR400的数据速率
Multi-GHz ADC & DAC
HD视频VGA/DVI
调试接口
ChipScope综合
HW协同仿真
XMD软件调试器
FPGA平台所支持的
BEEcube BEE3
Xilinx ML505/506/507
Xilinx XUP-V5
MORPH VITA-46
MORPH VH/VL/PH/PMC
第三方软件需求
MathWorks MATLAB/Simulink 2007b或者之后版本
Xilinx ISE 10.1i SP3或者之后版本
Xilinx EDK 10.1i SP3或者之后版本
Xilinx System Generator 10.1i SP3或者之后版本
Xilinx ChipScope 10.1i SP3或者之后版本（可选）
Mentor Graphics ModelSim 6.3a或者之后版本（可选）
同时支持Windows和Linux OS |
楼主
标题置顶
标题高亮
