wire,和register赋值的区别 | wire是线网变量,不能在always\initial后,用assign直接赋值。赋值是在输入发生变化时进行,不能保持。
register是寄存器变量,只能在always\initial后,一般不用assign,使用“=”或“<=”赋值。有时也可以用assign,但只能用“=”。赋值只在always\initial后的事件发生时进行,输入变化不影响原来的赋值结果。如果没有事件发生,输入发生了变化,赋值也不能进行,将保持原来的赋值结果。
两个的区别有点象组合逻辑与时序逻辑之间的区别一样。
|
|