发新帖我要提问
返回列表
打印

在用开发板的过程中遇到的干扰信号

[复制链接]
1603|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
z_no1|  楼主 | 2010-9-1 20:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
干扰信号, 开发板, 时钟, 管脚, 代码
这段时间用FPGA试着写点东西，用的是EP2C8Q208开发板，发现有杂脉冲干扰，比如我一个书本上的标准移位寄存器链代码，时不时清零，模块上我是有清零口的，但在顶层我并没有连到管脚上，我试着在代码里把清零口去掉，就好了，另外我在一个EPM240T100的开发板里就直连了一个输入，两个输出，在逻辑分析仪上看，输入正常，输出则是附加50M全局时钟的一个复杂信号，这个全局时钟我并没有用的，没有的管脚我都已设为了三态输入，有哪位同仁给点建议么？

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

z_no1

223

主题

2646

帖子

10

粉丝