发新帖我要提问
返回列表
打印

DSP builder能生成Verilog吗

[复制链接]
3339|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
cwfboy|  楼主 | 2010-9-2 17:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
builder, DSP, verilog, verilo, ui
如题 可以生成 Verilog描述吗？求指点

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ar_dong| | 2010-9-3 09:21 | 只看该作者
DSP builder生成的是C代码吧

使用特权

评论回复 赏
板凳
cwfboy|  楼主 | 2010-9-3 09:38 | 只看该作者
DSP builder 生成的是C吗？？？？？ 默认的不是VHDL吗

使用特权

评论回复 赏
地板
ar_dong| | 2010-9-3 14:06 | 只看该作者
那我错了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

cwfboy

10

主题

42

帖子

0

粉丝