打印

求助!调试FPGA时如何把时钟改成JTAG CLK

[复制链接]
1822|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
shark1111111|  楼主 | 2010-9-10 09:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
小弟初学FPGA,现在相对一块芯片做调试,我在ISE的Generate Programming File上点右键然后再Properties的选项里把Startup Clock改成JTAG Clock,但是一运行iMPACT就自动蹦出一个警告, Impa[size=+0]ct 2257 Startup [size=+0]clo[size=+0]ck has been [size=+0]changed to Cclk in the bitstream stored in memory, but the original bitstream file remains un[size=+0]changed.是不是时钟又被改回去了啊?怎么样才能把时钟改成JTAG Clcok啊?
评论
clockm 2019-12-27 15:33 回复TA
大哥我也想问这个问题,我用Chipscope调试的时候,没有显示时钟,也是这样调了JTAGCLK,跳出来该模式会摧毁已有总线,时间久远,如果你能看到可以回复我一下吗,谢谢 

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

1

帖子

1

粉丝