spartan-3系列求助

发表于 2010-9-14 15:37

小弟初用spartan—3系列的一款芯片，外接DDR，因此各bank的VCCO要求1.8电压，在未接焊接40M有源晶振时各电压正常。为什么焊接上晶振后各bank电压变为2V，有没哪位大哥遇到过类似问题，能不能帮我解答一下，谢谢

发表于 2010-9-16 16:38

哪位能解答一下啊~~~小弟跪谢啊:'(

登录 · 发表于 2010-9-16 16:43

电压升高肯定是有什么东西拉高了,能否发一个原理图给我们看一下.我这里给你一个sp3e的原理图,你可以参考下.
估计是你的有源晶振拉高的,可以简单的做一下隔离.但是最好还是要看一下你的图才能下结论.

发表于 2010-9-17 09:07

非常感谢我试试看 3# SuperX-man

发表于 2010-9-17 14:24

无图无真相。。。

发表于 2010-9-21 17:04

贴图

登录 · 发表于 2010-9-21 17:30

本帖最后由 SuperX-man 于 2010-9-21 17:33 编辑

这是楼主发给我的两张原理图,大家也来看看.

发表于 2010-12-27 22:22

看看

发表于 2010-12-31 21:14

用DDR也不一定要求所有BANK都接成1.8V，非DDR接口的BANK也可以用其他电压。

发表于 2011-1-4 16:11

需要理解VCCIO 和VCCINT的区别

而且像9楼所说，只在DDR占用的BANK的VCCIO接1.8V, 其他可以用其他电压。

有源晶振分5V输出和3.3V输出，如果你所有的BANK VCCIO都接1.8V，这样把晶振输出直接连到FPGA肯定会有问题。

发表于 2011-1-6 17:23

关注。。。

发表于 2011-1-13 19:17

[CPLD] spartan-3系列求助