发新帖我要提问
返回列表
打印
[CPLD]

spartan-3系列求助

[复制链接]
2440|11
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
supperpippo|  楼主 | 2010-9-14 15:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Spartan-3, 电压, 晶振, DDR, 芯片
小弟初用spartan—3系列的一款芯片，外接DDR，因此各bank的VCCO要求1.8电压，在未接焊接40M有源晶振时各电压正常。为什么焊接上晶振后各bank电压变为2V，有没哪位大哥遇到过类似问题，能不能帮我解答一下，谢谢

使用特权

评论回复 赏

相关下载

相关帖子
沙发
supperpippo|  楼主 | 2010-9-16 16:38 | 只看该作者
哪位能解答一下啊~~~小弟跪谢啊:'(

使用特权

评论回复 赏
板凳
SuperX-man| | 2010-9-16 16:43 | 只看该作者
S3E_Starter_Schematic.pdf (2.92 MB)
电压升高肯定是有什么东西拉高了,能否发一个原理图给我们看一下.我这里给你一个sp3e的原理图,你可以参考下.
估计是你的有源晶振拉高的,可以简单的做一下隔离.但是最好还是要看一下你的图才能下结论.

使用特权

评论回复 赏
地板
supperpippo|  楼主 | 2010-9-17 09:07 | 只看该作者
非常感谢  我试试看 3# SuperX-man

使用特权

评论回复 赏
5楼
savagezp| | 2010-9-17 14:24 | 只看该作者
无图无真相。。。

使用特权

评论回复 赏
6楼
KarenCui| | 2010-9-21 17:04 | 只看该作者
贴图

使用特权

评论回复 赏
7楼
SuperX-man| | 2010-9-21 17:30 | 只看该作者
本帖最后由 SuperX-man 于 2010-9-21 17:33 编辑

这是楼主发给我的两张原理图,大家也来看看.

原理图.zip

95.87 KB

使用特权

评论回复 赏
8楼
小云001| | 2010-12-27 22:22 | 只看该作者
看看

使用特权

评论回复 赏
9楼
ricky_fae| | 2010-12-31 21:14 | 只看该作者
用DDR也不一定要求所有BANK都接成1.8V，非DDR接口的BANK也可以用其他电压。

使用特权

评论回复 赏
10楼
touch123| | 2011-1-4 16:11 | 只看该作者
需要理解VCCIO 和VCCINT的区别

而且像9楼所说，只在DDR占用的BANK的VCCIO接1.8V, 其他可以用其他电压。

有源晶振 分5V输出 和3.3V输出，  如果你所有的BANK VCCIO都接1.8V， 这样把晶振输出直接连到FPGA肯定会有问题。

使用特权

评论回复 赏
11楼
vivisa| | 2011-1-6 17:23 | 只看该作者
关注。。。

使用特权

评论回复 赏
12楼
小云001| | 2011-1-13 19:17 | 只看该作者
;P

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

supperpippo
个人签名：偶是菜鸟！

0

主题

136

帖子

1

粉丝