21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 关于CPLD输入问题,请懂的回答下,谢谢
返回列表 发新帖我要提问

关于CPLD输入问题,请懂的回答下,谢谢

[复制链接]
3179|5
 楼主| yrisking 发表于 2010-9-15 10:30 | 显示全部楼层 |阅读模式
CPLD, PLD, 晶振, 电压, pd
小弟想用CPLD来分频晶振的输出频率,但是CLPD的输入电压貌似是0.5V到4.0V,而晶振测出来的有VPP,有最大值,最小值,平均值,请问CPLD要求的这个电压,是与测出的哪个匹配呢?
回复

收藏 举报

相关帖子
highend 发表于 2010-9-15 10:38 | 显示全部楼层
如果频率较高，例如30MHz， 测量不够准确的。
经常是测量工具的问题。电路还是正常工作的。
回复

收藏 举报

 楼主| yrisking 发表于 2010-9-15 10:58 | 显示全部楼层
我现在不清楚的是,到底芯片要求的输入电压是对应我晶振测出来的哪个值,我觉得应该是最大值吧,但又拿不准
回复

收藏 举报

zwk0053 发表于 2010-9-15 13:55 | 显示全部楼层
应该是最大值
回复

收藏 举报

zbx5922 发表于 2010-9-15 18:03 | 显示全部楼层
一般情况下 是峰值，主要是怕烧坏管脚，当然也要有一定功率才会烧坏
回复

收藏 举报

 楼主| yrisking 发表于 2010-9-19 13:35 | 显示全部楼层
恩就是怕烧芯片的问题了,谢谢各位的回答
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yrisking

0

主题

17

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部