发新帖我要提问
返回列表
打印

怎样用verilog设计一个比较器？

[复制链接]
7026|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
sunt8707|  楼主 | 2010-9-18 18:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 比较器, verilo, 二进制
要求如下：输入为 [3：0]V,输出为z，其中[3:0]V是0-15的二进制表示，当v大于9时输出z为1，当v小于等于9时，输出z为0.而且要求要用组合逻辑实现。请各位高手指点下实现这一功能的主要语句。不胜感激！！！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
xwj| | 2010-9-18 18:56 | 只看该作者
汗~
verilog，直接写表达式或if就可以了啊

使用特权

评论回复 赏
板凳
sunt8707|  楼主 | 2010-9-18 19:25 | 只看该作者
本帖最后由 sunt8707 于 2010-9-18 19:26 编辑

2# xwj
要求不让用if语句的，你说得表达式是用卡诺图写吧？但我不知道怎么列值，请问能说下表达式怎么写吗？

使用特权

评论回复 赏
地板
andyany| | 2010-9-19 13:13 | 只看该作者
z=(v[3]&&V[2]) || (v[3]&&(!v[2])&&v[1])

使用特权

评论回复 赏
5楼
sunt8707|  楼主 | 2010-9-19 20:26 | 只看该作者
谢谢了，我写出来了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

sunt8707

0

主题

164

帖子

1

粉丝