依据DM642说明书册，异步写数据时CEx应该一直保持低电平,如图1 所示。但在调试中，发现有时ACEx会跳动。 不知道怎么回事。
图 1 DM642 异步写时序
设计电路挂了一片DM642和一片FPGA，DM642向fpga发送数据时，有时数据不对。通过查看时序，发现CE2的电平在传输数据期间会改变，但在程序中我没有任何语句去打断传输过程。软件中设置CE2为8位的异步接口，cectl2设置为0x30b28e01，gblctl为0x00052078。其中Write hold Write strobe，Write setup的参数尝试的很多，但对这
个问题帮助不大。
图2和图3分别是采用SignalTap II 和示波器查看到的波形
图2 signalTap II 波形
图3 示波器波形
大家看看，帮一下了!
先谢了。 |
楼主
标题置顶
标题高亮
