CPLD实现ISA总线的问题

发表于 2010-9-22 01:22

我将以前设计的一块ISA 板卡改为用CPLD实现（以前是用TTL分立元件实现的，用了好多年了，完全正常），现在CPLD 内部译码、锁存、读取都可以，可就是无法输出读写信号、片选信号，无法操作板卡上的其他芯片，用示波器量输出波形很差，我怀疑是不是现在的主板时钟太快了，哪位知道有什么解决的办法没有？我的CPLD是用原理图（SCH）画的,是不是用HDL语言就不会有这个问题了？

发表于 2010-9-22 11:03

应该不是时钟问题

发表于 2010-9-22 11:04

我作过，没问题

发表于 2010-10-14 23:57

原理图和HDL语言一样，不会有问题，两种方法我都用过，而且都很稳定，你可以把图贴出来，ISA的IO总线速度是8M，你可以测一下！另外，板卡的段地址分配是否和主板上其他地方有冲突。

lymbgd · 发表于 2010-10-15 00:41

“用示波器量输出波形很差”，会不会是板子上匹配不好？
把输出信号在板子上割开，没有负载的情况下再测量看信号质量如何？
还有就是检查一下CPLD输出管脚的输出属性设置，比如输出电平标准、驱动能力等设置如何，也许修改一下这些配置，就OK了。

lymbgd · 发表于 2010-10-15 09:45

有些isa总线的时钟是很差，要么更换一块主板，要么更改设计
另外，cpld的语言和原理图设计没有任何区分，cpld和分离器件设计区别是cpld对毛刺非常敏感
有一次我调试pc104总线，同样的设计，在两个不同的板子上，结果不一样，调试了一晚上，才发现不同的主板，输出的信号不一样。isa总线是异步设计，所以问题就多

CPLD实现ISA总线的问题

相关帖子

评分

评分

浏览过的版块

技术奇才奖章