发新帖我要提问
返回列表
打印
[CPLD]

现在出问题的部分贴出来了 大家帮看看

[复制链接]
1993|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
supperpippo|  楼主 | 2010-9-24 15:22 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
vr, IO, 电压, DDR, FPGA
图中U23是磁珠，电路中要求输出0.9V电压。VREF0V9HE DDR0V9分别接到FPGA的IO/VREF角和ddr2（FPGAbank电压为1.8V）。现在的问题是我断开U23后测U23的1角那个测试点，电压是0.9V正常。2脚就是1.8V。连接上U23后LTC3564的输出也变成了1.8V，问题是不是IO/VREF是不是还是被当做了IO脚来使用 才出现这个问题？怎么样才能把它当做VREF使用，望大家帮我解答下！！

111.jpg (155.33 KB )

111.jpg

使用特权

评论回复 赏

相关下载

相关帖子
沙发
SuperX-man| | 2010-9-24 19:02 | 只看该作者
查看你的IO设置,禁用IO/VREF脚试试看.

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

supperpippo
个人签名：偶是菜鸟！

0

主题

136

帖子

1

粉丝