打印

请教 Virtex FPGA 配置电路问题

[复制链接]
1906|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
chxuan2004|  楼主 | 2010-9-28 22:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
请教 Virtex FPGA 配置电路问题:

采用的是主串模式,利用JTAG口直接对FPGA进行下载,一切正常;对PROM进行烧写,也很正常,但断电后重新加电,PROM中的程序无法加载,调试的过程中,发现在ISE中利用JTAG口对PROM进行Blank Check(空白检查),检查后显示“Part is not Blank”,而此时,程序便能从PROM中自动加载至FPGA中,通过测量PROM中的几个控制信号,均已正常。
请问,这是什么原因造成的?我怀疑是FPGA的INIT_B上电后无法对PROM的计数器进行复位,但通过调整上拉电阻的大小,仍没效果。
请高手指点。谢谢!

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

2

帖子

0

粉丝