发新帖我要提问
返回列表
打印

【求助】VHDL设计多位全加器

[复制链接]
2566|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
lixin6886518|  楼主 | 2010-10-4 10:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
HDL, VHDL, VHDL设计, hd, 代码
大家好，最近看了几个全加器的代码，一位的，二位的，四位的。他们都不相同，我想知道不同位的全加器有什么通用的设计方法吗？我总结不出，还请高手指导！先谢谢啦！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ttkz| | 2010-11-22 00:27 | 只看该作者
add_sub.rar (551 Bytes)
这是任意位的加法/减法模块。楼上的要求都能实现。

使用特权

评论回复 赏
板凳
ttkz| | 2010-11-22 00:29 | 只看该作者
mode_add=1时做加法，为0时做减法。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

lixin6886518

0

主题

12

帖子

1

粉丝