21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 在verilog中使用%，/（求余和求模）时分离数码管显示 ...
返回列表 发新帖我要提问

在verilog中使用%，/（求余和求模）时分离数码管显示

[复制链接]
4330|1
 楼主| sqm1122334 发表于 2010-10-5 21:45 | 显示全部楼层 |阅读模式
verilog, 数码管显示
在verilog中使用%，/（求余和求模）时分离数码管显示，为什么我的警告很多
回复

收藏 举报

相关帖子
cbryan211 发表于 2010-11-10 15:41 | 显示全部楼层
看你被除数多少，如果是动态的被除数，或者不是2的指数，最好例化成ip
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

sqm1122334

0

主题

3

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部