发新帖我要提问
返回列表
打印

关于FPGA/CPLD开发语言的问题

[复制链接]
2036|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yfy871216|  楼主 | 2010-10-12 01:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA/CPLD, hd, HDL, verilog, verilo
我怎么发现在EDA技术和FPGA/CPLD这两个版块里，凡是提到关于硬件描述语言问题的，基本都是关于Verilog编程的，而且论坛里面的资料大多也是关于Verilog HDL的。是不是现在在企业工作都要求用Verilog HDL做开发啊？我现在却是在极力突破VHDL,而且现在已经用着很顺手了。在21IC的EDA技术和FPGA/CPLD论坛里泡两天了，突然意识到这个问题：Verilog HDL编程是不是比VHDL要优越，或是有什么其他的原因？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
wangkj| | 2010-10-12 08:45 | 只看该作者
一样的，欧美用vhdl多。国内用verilog多。
verilog出现的晚，更适合玩过c语言的人，所以。。。。。

使用特权

评论回复 赏
板凳
yfy871216|  楼主 | 2010-10-12 10:17 | 只看该作者
我们老师说的刚好与你相反，他说欧美，还有台湾，用Verilog，国内用VHDL多……唉，无语……

使用特权

评论回复 赏
地板
sinetech| | 2010-10-12 13:11 | 只看该作者
Verilog入门容易，在公司里面用的比较多。在高校里用vhdl的比较多。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yfy871216

8

主题

254

帖子

1

粉丝