关于FPGA/CPLD开发语言的问题

发表于 2010-10-12 01:10

我怎么发现在EDA技术和FPGA/CPLD这两个版块里，凡是提到关于硬件描述语言问题的，基本都是关于Verilog编程的，而且论坛里面的资料大多也是关于Verilog HDL的。是不是现在在企业工作都要求用Verilog HDL做开发啊？我现在却是在极力突破VHDL,而且现在已经用着很顺手了。在21IC的EDA技术和FPGA/CPLD论坛里泡两天了，突然意识到这个问题：Verilog HDL编程是不是比VHDL要优越，或是有什么其他的原因？

发表于 2010-10-12 08:45

一样的，欧美用vhdl多。国内用verilog多。
verilog出现的晚，更适合玩过c语言的人，所以。。。。。

发表于 2010-10-12 10:17

我们老师说的刚好与你相反，他说欧美，还有台湾，用Verilog，国内用VHDL多……唉，无语……

发表于 2010-10-12 13:11

Verilog入门容易，在公司里面用的比较多。在高校里用vhdl的比较多。

关于FPGA/CPLD开发语言的问题

相关帖子

浏览过的版块

技术奇才奖章

甘甜之泉水

缘定三生

希望之星奖章

荣誉元老奖章

坚毅之洋流

十世金身

技术高手奖章