关于fpga控制ddr2的问题

发表于 2010-10-14 22:07

本人新手刚刚接触fpga，现在要用fpga开发板控制DDR2（对其进行简单的读写操作），求教高手指点下。我应该是应该条用IP核还是直接写verilog程序控制呢？还有使用 MIG Design Creation 主要作用是什么啊？

发表于 2010-11-5 21:53

自己写吧，这样才能提高。。。

发表于 2010-11-6 09:42

ddr2接口保证要用ip核，不过这个ip核的接口都够复杂
你用什么fpga

发表于 2010-11-6 16:09

spartan6 3# ar_dong

发表于 2010-11-7 22:43

自己写？除非高手，否则还不如用SDRAM，你弄个DDR2跑100M的话基本没有DDR2的味啦

发表于 2010-11-8 08:55

mig core如果生成源码的话，建议还是看看，很多东西可以手工修改，更符合自己的设计。
另外，看看这些源码，也有助于了解xilinx的设计思想，更好的理解器件物理底层

发表于 2010-11-11 09:47

最近ddr2弄的我也很郁闷,正在学习中

发表于 2010-11-11 13:56

呵呵如果自己能写出，你就可以拿出去卖了！很贵的哦。
注意DDR的参考电压

发表于 2010-11-12 07:22

有现成的当然用现成的了:lol

发表于 2010-11-12 10:19

有现成的吗？ 9# voluptas

发表于 2010-11-13 11:39

如果用xilinx的器件，你可以到他网站上下载参考设计

发表于 2010-11-13 11:58

本帖最后由 sleepybear 于 2010-11-13 12:01 编辑

你用开发板进行简单的读写，用MIG就够了吧？MIG有生成代码，可以学习学习，不讲求效率的话可以直接用。那个接口不复杂，我记得就是3个FIFO接口（输入数据、输出数据、读写地址？好像是这三个，太久了记不清了），再就是几个时钟给对了，基本就能出来了，里边的一些控制方式可以学习一下。

发表于 2010-11-13 12:08

ddr2的设计，不是那么简单。难点不在控制方面，而是在物理接口，时钟、数据怎样对齐，可靠地采样。要对fpga的底层非常了解

发表于 2010-11-13 12:13

本帖最后由 sleepybear 于 2010-11-13 12:14 编辑

我知道。我只是针对楼主的需求，建议他用MIG，MIG用起来很简单，已经把底层的东西都给做好了，给用户的是简单的FIFO接口。。。对于楼主这种初学者，而且只是简单的读写操作，用MIG很合适，生成的代码可以用来学习。。。
我当然知道DDR2不那么简单，，，:time:

发表于 2010-11-13 21:00

自己写如果写过 sdram还是比较容易，如果没写过sdram就算了。
ddr,ddr2只要是必须有差分对信号。

发表于 2010-11-15 12:00

spartan6 XC6SLX9以上的芯片有嵌入的Memory Controller Block IP。

发表于 2010-11-16 16:57

您的建议很中肯，现在还在摸索中 14# sleepybear

发表于 2013-4-1 15:48

ar_dong 发表于 2010-11-11 09:47
最近ddr2弄的我也很郁闷,正在学习中

您好，你那个DDR搞通了没？我最近正在做ddr的数据读写和存储，能给点资料和建议吗~~~~~~~~~~~~

发表于 2013-4-3 13:55

哥们，你做的DDR实现简单的数据读写做好了没？我现在也在用spartan6控制ddr，能给点实质性的帮助吗~~~~~~~~~~~~~~~~

发表于 2013-5-19 18:21

DDR2最重要的是DQ与DQS处理，这个会限制你跑的频率

关于fpga控制ddr2的问题

相关帖子

浏览过的版块

甘甜之泉水

以坛为家

技术奇才奖章

社区建设奖章

欢快之小溪

技术导师奖章

荣誉元老奖章

坚毅之洋流

技术领袖奖章

十世金身

精英会员奖章

奔腾之江水

技术高手奖章