复习铃木雅臣《晶体管电路设计》，疑惑不解，与大家讨论

登录 · 发表于 2010-10-16 11:50

先上图，
问题是：图中说明输入 Vi = 8Vp-p正弦波时，负载为680时输出会发生输出波形负侧的波形被截去？？

书本上解释是：当交流地看这个电路时，则因R3与RL是并联连接的，其两端电压降不在-3.3V（约等于9.7mA*340Ω）一下。（原书P52-53页）

现在想讨论的是：为什么加负载为680Ω时输出负侧会被截去？

补充我的计算：静态工作状态下Vb、Ve、Ie已经在图中给出，在动态情况下计算为：（Ve±Vi/2）=6.8±4V，完全符合晶体管承受范围，为什么会出现负侧被截去？

发表于 2010-11-15 17:08

我还不太懂，帮顶吧

发表于 2010-11-30 17:17

我帮你喊高手。

发表于 2010-12-3 21:21

发表于 2010-12-12 17:55

这个到这版块问貌似没有人会！

发表于 2011-8-31 16:13

不知哪裡看到過，貌似跟Vc有關，幫頂...期待

发表于 2011-8-31 16:14

不知哪裡看到過，貌似跟Vc有關，幫頂...期待

[ZLG-MCU] 复习 铃木雅臣《晶体管电路设计》，疑惑不解，与大家讨论

本帖子中包含更多资源

相关帖子

浏览过的版块

经常做客

技术高手奖章

社区建设奖章

[ZLG-MCU] 复习铃木雅臣《晶体管电路设计》，疑惑不解，与大家讨论