发新帖我要提问
返回列表
打印

FPGA:怎样实现时钟由30M向25M的转换

[复制链接]
2048|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
QWH272360736|  楼主 | 2010-10-25 10:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 时钟, verilog, 编写, verilog编写
FPGA:怎样实现时钟由30M向25M的转换,用verilog编写程序，跪谢

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

QWH272360736

0

主题

9

帖子

0

粉丝