设:
A为3V
B为5V
A高,S与G等电位,MOS截止,B端通过15K上拉到5V,实现5V高电平
A低,S被拉低,MOS导通,B端的15K上拉经由MOS被A拉低到接近0,实现5V低电平
反过来的时候,B端通过MOS内的二极管拉低3V端,同样造 ...
一级菜鸟 发表于 2010-10-29 01:32 
还有一些疑问请教?
1、DAC_CLK高电平是3.3V吗?如果是的话,高电平时Vgs=0,MOS截止,右端5V电平输出,那电阻上的3.3V有什么用呢?
2、5V转3.3还不明白,能否说得更具体一点呢,谢谢。
|