有个锁相环电路请教：MC145170+HC4046

只看该作者 · 2017-8-23 16:20

本帖最后由 dw772 于 2017-8-23 16:26 编辑

电路图见附件：本电路是一个高频功率放大电路，负载是一个有固定谐振频率（工作频率在25K-30K之间的某一点）。需要利用单片机13脚输出这个谐振点频率和相位稳定方波的驱动功放电路带动负载。需要进行频率从25K开始到30K的频率搜索（步进频率在4HZ）。请问这个电路如何实现的？本人对MC145170电路不是很了解，按照资料手册的说法，参考频率fr只能是4M晶振的5-32767分频，如何实现我想要的精确频率？还有R寄存器分频比为40-65535，Fv如何实现4HZ的步进？最近非常困惑，希望哪位指点一下。谢谢！

只看该作者 · 2017-8-24 10:48

这是频率合成器的基本框图，其中除以M对应MC145170中的R分频器，除以N对应MC145170中的N分频器。具体如何计算应该自己能算的吧。

只看该作者 · 2017-8-24 10:50

哦忘了说，fr就是那个4MHz的晶振。

只看该作者 · 2017-8-25 16:24

gmchen 发表于 2017-8-24 10:48
这是频率合成器的基本框图，其中除以M对应MC145170中的R分频器，除以N对应MC145170中的N分频器。具体如何 ...

多谢！还有点没有想明白，麻烦再指点一下.

只看该作者 · 2017-8-25 16:26

本帖最后由 dw772 于 2017-8-25 16:28 编辑

gmchen 发表于 2017-8-24 10:48
这是频率合成器的基本框图，其中除以M对应MC145170中的R分频器，除以N对应MC145170中的N分频器。具体如何 ...

1.因为：fr=4Mhz，M的取值在（4到65535之间），就算M取值50000，则鉴相频率fin=fr/M=80HZ，
2.fo=（N/50000）4M, fo=N*80HZ，那么fo是80HZ的整数倍，如何实现4HZ步进？我看到车保川的《基于74HC4046 新型频率跟踪电路的研究》中说N的取值3 750～8 750，可以实现fo按4HZ步进在15～35 kHz。难道fo跟fin（fr/M）没关系吗？一时想不明白，请指点一下。
3.还有在实际设计中，如何取M的值（大概原则是什么），以我的理解，如果M值过大，将导致锁频滞后，反应慢的问题。但是取值小又影响步进频率。不知道对不对，还希望高手不吝赐教。

1万 · 2017-8-25 16:32

输出频率低，就可以做到很小的步进。
输出频率高了，步进也会变大。

只看该作者 · 2017-8-25 16:40

本帖最后由 dw772 于 2017-8-25 16:41 编辑

戈卫东发表于 2017-8-25 16:32
输出频率低，就可以做到很小的步进。
输出频率高了，步进也会变大。

按80hz这个频率，就算4个周期能够锁频，一个锁定也要50ms了，如果搜频5000次，那岂不是要250s，产品基本可以被弊了。

2万 · 2017-8-25 16:49

好久不研究PLL了，以前精通过。
可以选择更好的PLL芯片，带小数分频的，或者分频比很灵活的芯片。

只看该作者 · 2017-8-25 16:52

gx_huang 发表于 2017-8-25 16:49
好久不研究PLL了，以前精通过。
可以选择更好的PLL芯片，带小数分频的，或者分频比很灵活的芯片。 ...

有什么好点的新品推荐一下，谢谢!

只看该作者 · 2017-8-25 17:00

gx_huang 发表于 2017-8-25 16:49
好久不研究PLL了，以前精通过。
可以选择更好的PLL芯片，带小数分频的，或者分频比很灵活的芯片。 ...

以前你们有AD的芯片吗

2万 · 2017-8-25 17:07

以前用的都是摩托罗拉的芯片，有很多型号的

2万 · 2017-8-25 17:07

现在这些芯片估计很少有人购买了，RF电路芯片都自己集成了PLL电路

只看该作者 · 2017-8-25 17:14

gx_huang 发表于 2017-8-25 17:07
现在这些芯片估计很少有人购买了，RF电路芯片都自己集成了PLL电路

是的，现在单独的PLL芯片应用范围比较窄了。

只看该作者 · 2017-8-25 17:18

gx_huang 发表于 2017-8-25 17:07
现在这些芯片估计很少有人购买了，RF电路芯片都自己集成了PLL电路

摩托有带小数分频比的芯片吗

2万 · 2017-8-25 17:18

我以前自己用锁相环芯片加VCO，很复杂的电路，现在单片RF接收发射电路，很小很便宜，外围电路很少，更稳定。

只看该作者 · 2017-8-25 17:30

gx_huang 发表于 2017-8-25 17:18
我以前自己用锁相环芯片加VCO，很复杂的电路，现在单片RF接收发射电路，很小很便宜，外围电路很少，更稳定 ...

如果我的工作频率在20K-32K之间，有什么芯片可以推荐一下。

只看该作者 · 2017-8-25 19:34

dw772 发表于 2017-8-25 16:26
1.因为：fr=4Mhz，M的取值在（4到65535之间），就算M取值50000，则鉴相频率fin=fr/M=80HZ，
2.fo=（N/500 ...

对于问题1，表示同意。
对于问题2，车保川的书没看过，不知道。但是同意“fo是80HZ的整数倍，如何实现4HZ步进”这个质疑。实际上这个结构的锁相环的输出频率一定是(fr/M)的整数倍。
对于问题3，同意。不过严格说不是M过大导致锁频滞后，而是进入鉴相器的信号频率过低后，其后的环路滤波器必然要有很低的截止频率，导致反应慢。
要解决上述问题，楼主的这个电路要改！改的思路如下：
第一种方法，采用小数分频。这种电路的反馈回路分频系数是(N+1/P)，所以输出频率可以是(N+1/P)fr/M，只要P足够大，可以在保证fr/M有足够高的频率条件下（那样可以保证足够高的反应速度）得到很低的输出频率间隔。（我没有仔细研究MC145170，不知道它是否可以实现小数分频）
第二种办法：维持现有结构并选取合适的M以保证锁相环有合理的反应速度，选择较大的N，此时锁相环的输出频率将是一个比较高的数值。将锁相环的输出进行分频以得到4Hz的频率间隔。例如选择M=12500，则锁相环的输出频率间隔将是320Hz，除以80就得到4Hz的频率间隔。然后选择N使得锁相环的输出在2MHz~2.4MHz，除以80就是25kHz~30kHz.