发新帖我要提问
返回列表
打印
[VHDL]

mig产生ddr2控制器，有verilog的吗？

[复制链接]
2703|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yaopingdian|  楼主 | 2010-11-3 22:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, DDR2控制器, HDL, ip核, VHDL
我用的10.1.3的ise版本，打算用mig产生ddr2的控制器。请问在哪设置ip核描述的语言是verilog或者vhdl？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
supperpippo| | 2010-11-4 14:45 | 只看该作者
在project options  里面那个generation里面的design entry 里面就可以设置

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yaopingdian
个人签名：Hunger defines me.

0

主题

18

帖子

1

粉丝