怎样用FPGA输出一个伪随机序列？

发表于 2010-11-5 20:20

怎样用FPGA输出一个伪随机序列？

发表于 2010-11-8 15:20

先用其他工具产生这个序列，输入FPGA，再让FPGA输出。

发表于 2010-11-8 16:22

楼主看看M序列和m序列产生原理
用其他工具产生这个序列然后让FPGA输出太占用存储空间了

发表于 2010-11-9 08:59

verilog可以调用系统函数产生伪随机序列，就看能不能转化为硬件了。
所谓占用空间，综合考虑序列规模和FPGA资源即可。

发表于 2010-11-9 11:02

看你对序列有没有要求了比如序列长度高斯分布什么的
如果没有这方面的要求那么占用资源很少 16到64个触发器再加上几个门就差不多了
xilinx的网站上有一篇介绍这方面的Application Note

发表于 2010-11-11 09:44

如果板上有sram在没写数之前读一下就差不多吧

发表于 2010-11-14 23:41

用2个M序列发生器组成一个gold序列发生器，应该够你用的了。