发新帖我要提问
返回列表
打印

这个VHDL的信号赋初值语句怎么理解？

[复制链接]
4724|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
andyany|  楼主 | 2010-11-8 09:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, 信号, Lab, logic, SIGNAL
signal abc: std_logic_vector(5 downto 0):=(others=>'0');
困扰很久，一直不明白。
哪位大侠能给详解一下？谢谢！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
sleepybear| | 2010-11-8 12:23 | 只看该作者
这个应该跟器件和综合器有关吧。
我猜应该是上电初值。每个寄存器在上电的时候都有一个初值，用户是可以设置上电让它为1还是为0的。善用此法，可以省去很多不必要的复位（只在上电复位一次的复位），省些资源。

使用特权

评论回复 赏
板凳
andyany|  楼主 | 2010-11-8 12:54 | 只看该作者
谢谢楼上！取两种情况假设：
1   器件为xilinx的3s400，综合器为ISE9自带综合器；
2   器件为altera的EP2C8，综合器为quartus8.1自带综合器。
麻烦给解答一下。谢啦！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

andyany

62

主题

664

帖子

3

粉丝