这个时序怎么解决呢？

只看该作者 · 2010-11-8 13:23

下图中的图一是一个FIFO芯片的写时序，我用示波器打它的W_EN引脚和Data引脚测出来的；图二是一个摄像头的输出数据的时序。我现在想让摄像头输出的数据根据二者的时序关系自动写到FIFO里，就是让摄像头的PCLK连接FIFO的W_EN，然后二者的Data引脚分别相连，写完后，我就读取FIFO，发现数据全是0xFF，这说明写的过程出问题了。大家帮我看看怎么解决这个问题？谢谢了！

只看该作者 · 2010-11-8 13:32

在线等啊，急！

只看该作者 · 2010-11-8 13:51

都在午睡啊？:L

只看该作者 · 2010-11-8 15:03

难道是我表述的不清楚？

只看该作者 · 2010-11-8 15:05

蕊片？
我一直以为只有营销人员才会这样写呢

只看该作者 · 2010-11-8 15:09

:L 好犀利的眼神啊！

只看该作者 · 2010-11-8 15:48

FIFO片选对吧？ RD_EN也对吧？
读写操作的最后一刹那，一般都是在读写信号的边沿发生，看起来摄像头从肚子里往外吐数据（就是读它吧）是在PCLK上升沿的时候发生的，LZ的那个FIFO写操作的时序，图上没法确认，俩边沿都在数据有效期内，最好查查手册啊。

只看该作者 · 2010-11-8 18:10

摄像头的数据输出确实是在PCLK上升沿，FIFO芯片的读写均是在各自的使能信号的下降沿开始的。下图分别是两个芯片的时序。

只看该作者 · 2010-11-8 18:14

我也尝试过让PCLK通过一个反相器接到FIFO的W_EN引脚，数据仍然进不去。FIFO的读写速度是绝对跟得上的！

只看该作者 · 2010-11-8 18:40

？？？？？？？？？

只看该作者 · 2010-11-8 19:57

晕，都等半天了，21ic的高人呢？

只看该作者 · 2010-11-8 20:50

PCLK -> 非门 -> 小阻容延时 -> W_EN

直接PCLK -> 非门-> W_EN 写入的是摄像头PCLK上升沿之前的数据。

2万 · 2010-11-8 21:00

很明显，这个FIFO是在上升沿锁存的，而看你8楼的时序图，最好是在PCLK的下降沿开始锁存，所以接个非门即可。

当然，前提是FIFO的速度不要太慢才行。

只看该作者 · 2010-11-8 21:11

如果FIFO是上升沿锁存，试试PCLK直接加一个阻容延时到W_EN ？

你8楼的摄像头时序，上升沿输出，怎么CLK上升沿和DATA没有对齐，差好远。

只看该作者 · 2010-11-8 22:35

阻容延时是怎么个接法？？？？？？ 14# mmax

只看该作者 · 2010-11-9 00:16

虽然对时序是上升沿还是下降沿判断不是很清楚。

但是数据出和数据入如果都是同一个沿驱动的话，就会写不进去正确值。
A1是摄像头当前值，A0是外部总线值。
那么来一个上升沿，A1到总线，A0到FIFO。
A1是写不进去的。

所以给FIFO的CLK上加一个延时，让它的沿滞后于摄像头的沿。

你已经试过加一级非门了，说明FIFO不是下降沿写入数据的。
随便一个ns级别的RC就可以。
或者加两级非门做延时。

只看该作者 · 2010-11-9 10:29

从8楼FIFO的图看肯定是上升沿写数据的。所以直接接肯定不行的，明显满足不了Tds和Tdh的要求。
但楼主的问题不在这里，因为这个时序不对会导致数据出错，而不是全ff。
还是查查FIFO有没有其它设置问题吧。

RC是可以延时的，但两级非门做延时不太合适。我碰到过加两级非门做延时非但不能延时，反而提前了！！因为非门本身延时很小，非门又有整形作用，如果输入的边沿不是很陡，而非门和后面的芯片的输入门限值又有差异，就可能导致跳变反而提前！！

只看该作者 · 2010-11-9 11:16

本帖最后由 yuyi21ic 于 2010-11-9 11:18 编辑

哎，又调了大半天了，还是不行，时序都对了。下图中的黄色通道是FIFO的W_EN，蓝色通道就是数据，读回来的数据依旧是0xff，郁闷至死了。我FIFO用的IDT7207.

只看该作者 · 2010-11-9 11:54

既然时序对了就先找找别的问题吧。别钻了牛角尖。

只看该作者 · 2010-11-9 12:32

问题现在解决了！！！:D

这个时序怎么解决呢？

相关下载

相关帖子

精华达人奖章

技术奇才奖章

湍急之河流

缘定三生

突出贡献奖章

七世轮回

常驻人口

技术高手奖章

终身成就奖章

坚毅之洋流

技术领袖奖章

十世金身