发新帖我要提问
返回列表
打印

VHDL类属参数在verilog中怎么对应？

[复制链接]
2140|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
andyany|  楼主 | 2010-11-9 15:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
HDL, verilog, VHDL, verilo, hd
在VHDL中，类属参数可以在不同层次的模块间传递。可以在顶层修改这些参数，下面各层随之改变。verilog中怎么实现这一功能？
谢谢！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
cbryan211| | 2010-11-10 15:55 | 只看该作者
pamameter传递

使用特权

评论回复 赏
板凳
andyany|  楼主 | 2010-11-10 17:07 | 只看该作者
defparam?

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

andyany

62

主题

664

帖子

3

粉丝