高速总线加测试点的问题

只看该作者 · 2010-11-10 05:11

低速总线上测试点随便加，高速总线（x00MHz/yGHz）怎么办？这些个总线都要做阻抗匹配，加测试点会改变track的阻抗特性吧，大家都是怎么搞的？用什么样的测试点？我以前用的都是间隔为100mil的双列排针。

2万 · 2010-11-10 08:51

一般不会在成品板的高速总线上加测试点，某些情况下也是不可能的。当然，如果是背板，有足够的空间，则在端接处搞个测点也许可以。

一般在PCB上，可附有Test Coupon，采用仪器可实测PCB上相应微带线的特征阻抗。具体设计时，可根据器件供应商所提供的器件端口特性数据，结合具体所采用板材的测试数据，设计出初稿。然后做信号完整性模拟分析，随后再做测试板。

只看该作者 · 2010-11-11 01:54

谢谢楼上的，能不能那个具体说说怎么设计？我做实验室用的单板，可以加测试点。

高速总线加测试点的问题

相关下载

相关帖子

常驻人口

技术新星奖章

涓涓之细流

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章