打印

cyclone的LVDS电压请教

[复制链接]
2516|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
backspace2010|  楼主 | 2010-11-11 13:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我现在想使用Cyclone产生一对差分时钟,输入48M,通过PLL产生100M输出。 在pin planner里面修改100M输出管教的I/O standard 为LVDS 锁定引脚时,自动产生负端引脚。编译产生bit文件,烧写到FPGA中发现,在P端和N端都已经产生了100M时钟,但是时钟电平为TTL电平不是正常的LVDS电平。请教应该如何处理 ?

我使用的是EP1C6T144C8,VCCINT和VCCPLL为1.5V,VCCIO为2.5V。 其中设置为LVDS的管脚是单独的一个bank。

据我了解CYCLONE中的LVDS为反相器产生,不知如何产生LVDS电平。
谢谢

相关帖子

沙发
backspace2010|  楼主 | 2010-11-12 15:21 | 只看该作者

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:IC 民工

0

主题

9

帖子

1

粉丝