干活干郁闷了，晒PCB

发表于 2011-5-14 16:29

吐血了

发表于 2011-5-14 16:29

还没那个能耐啊

发表于 2011-5-14 16:39

真漂亮！

发表于 2011-5-27 17:01

牛人啊，看到就想吐血

发表于 2011-5-27 17:07

厉害

发表于 2011-5-27 20:18

前辈是手动的做的，还是自动布线?

发表于 2011-5-27 20:24

LZ太厉害了，没机会布过四层板
但想学习学习，有什么好资料可以分享下吗？？
谢谢！！

发表于 2011-5-28 14:44

高人，关注一下，:lol

发表于 2011-5-30 10:44

很犀利。。学习中。。

发表于 2011-6-5 17:49

发表于 2011-6-6 15:39

牛人一个，佩服。

发表于 2011-6-7 09:05

楼主,此类DDR 走线的信号完整性需要走线前后仿真吗?

发表于 2011-6-7 13:27

楼主,此类DDR 走线的信号完整性需要走线前后仿真吗?
yanemperor 发表于 2011-6-7 09:05

这些板子，基本上是没有做过DDR的仿真。都是些消费电子的板子，量产规模也不是很大的，做仿真耗费的精力大，委托方也不会给这一部分的成本。

但实际做设计的时候，都会尽量按照芯片厂家的PCB的布线指南或者demo板的设计来做，一般很少出问题的。
还有就是，要对各类总线的spec有比较深的理解，根据总线本身信号的特点去安排layout。

发表于 2011-6-7 17:04

喜欢你的长形板子

发表于 2011-6-7 19:34

核心器件用的什么

发表于 2011-6-7 20:40

kkkkkkkkkkkkkkkkk

发表于 2011-6-7 22:35

膜拜下啊啊啊啊

发表于 2011-6-10 16:17

本帖最后由 dafeilang 于 2011-6-10 16:27 编辑

我是用PADS的，能不能说下等长布线的技巧细节（如何调等长）和心得（容差是怎么算的），谢谢！

发表于 2011-6-10 16:29

我这些板子都用的altium designer。pads只是会用做简单一些的板子，等长布线没有做过。

发表于 2011-6-10 16:49

DDR2的等长你上面说600MH，30MIL没关系，怎么算出来的？

干活干郁闷了，晒PCB

浏览过的版块

社区建设奖章

湍急之河流

伴坛终老

技术奇才奖章

核心会员奖章

坚毅之洋流

十世金身

技术领袖奖章

希望之星奖章

以坛为家

甘甜之泉水

晶莹之水滴

涓涓之细流

突出贡献奖章

七世轮回

技术导师奖章

缘定三生

欢快之小溪

技术新星奖章

经常做客