发新帖我要提问
返回列表
打印

求助：FPGA做DDR控制器的问题

[复制链接]
2088|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
水畔天蓝|  楼主 | 2010-11-15 20:48 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, ddr控制器, FIFO, se, spartan3
求助大家：
我用赛灵思的spartan3的FPGA做DDR的控制器，控制接口是用ISE10.1中的MIG2.1生成的。请问我需要再在FPGA中做DDR的读写FIFO吗？还需要再在FPGA中做DDR的状态机程序吗？MIG中有没有这些内容？还望大家多多指教！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
wxfxwk1986| | 2010-12-27 11:40 | 只看该作者
MIG2.1是什么东西呀，我也在用ISE10.1，我怎么没遇到这个东西呢

使用特权

评论回复 赏
板凳
ar_dong| | 2011-1-2 13:27 | 只看该作者
DDR大多数情况是要fifo和状态机的

使用特权

评论回复 赏
地板
lelee007| | 2011-1-5 13:18 | 只看该作者
读写FIFO的控制当然得你自己作啦

不然DDR控制器和DDR颗粒跟你还有神马关系？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

水畔天蓝

77

主题

242

帖子

0

粉丝