21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 求助：FPGA做DDR控制器的问题
返回列表 发新帖我要提问

求助：FPGA做DDR控制器的问题

[复制链接]
2774|3
 楼主| 水畔天蓝 发表于 2010-11-15 20:48 | 显示全部楼层 |阅读模式
FPGA, ddr控制器, FIFO, se, spartan3
求助大家：
我用赛灵思的spartan3的FPGA做DDR的控制器，控制接口是用ISE10.1中的MIG2.1生成的。请问我需要再在FPGA中做DDR的读写FIFO吗？还需要再在FPGA中做DDR的状态机程序吗？MIG中有没有这些内容？还望大家多多指教！
回复

收藏 举报

相关帖子
wxfxwk1986 发表于 2010-12-27 11:40 | 显示全部楼层
MIG2.1是什么东西呀，我也在用ISE10.1，我怎么没遇到这个东西呢
回复

收藏 举报

ar_dong 发表于 2011-1-2 13:27 | 显示全部楼层
DDR大多数情况是要fifo和状态机的
回复

收藏 举报

lelee007 发表于 2011-1-5 13:18 | 显示全部楼层
读写FIFO的控制当然得你自己作啦

不然DDR控制器和DDR颗粒跟你还有神马关系？
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

水畔天蓝

77

主题

242

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部