哪位高手讲讲上拉电阻的原理

1万 · 2017-8-27 17:10

网上讲得不太仔细，哪位高手讲讲上拉电阻的原理，作用，用法

1万 · 2017-8-27 17:23

我也想知道上拉电阻阻值怎么选取

1万 · 2017-8-27 17:28

原理？
让无源变有源

1万 · 2017-8-27 17:32

一般比如51的P0口OC门等，上拉电阻给未确定电平的端口一个确定的电平

1万 · 2017-8-27 17:39

楼上说得对，51的其它IO口，降低输出阻抗，可以增大灌电流。

1万 · 2017-8-27 17:41

没有上拉电阻，oc门电路就是实际上相当于内部的输出三极管的集电极没有接到电源上，所以没有确定的电平

1万 · 2017-8-27 17:42

上拉电阻的大小选取根据端口的能力,灌电流能力,设为xA,如果使用的设为Vcc，那么电阻要>=Vcc/x ,否则发热端口烧毁了

2万 · 2017-8-27 17:45

对于集电极开路，必须加上拉电阻才能输出高电平，对于其他电路形式，上拉电阻可以增强驱动能力，有一定的灌电流还可以抗干扰。

2万 · 2017-8-27 17:47

上拉就是将不确定的信号通过一个电阻钳位在高电平！电阻同时起限流作用！下拉同理！　　上拉是对器件输入电流，下拉是输出电流；强弱只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

2万 · 2017-8-27 17:50

上、下拉电阻：
　　1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。　　上拉电阻
2、OC门电路必须使用上拉电阻，以提高输出的高电平值。　　3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。　　4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗，提供泄荷通路。　　5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。　　6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。　　7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。

1万 · 2017-8-27 17:51

1，如果电平用OC(集电极开路，TTL)或OD(漏极开路，CMOS)输出，那么不用上拉电阻是不能工作的，这个很容易理解，管子没有电源就不能输出高电平了。　　2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量，把电平“拉高”。（就是并一个电阻在IC内部的上拉电阻上，让它的压降小一点）。当然管子按需要工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。