FPGA频率测量脉冲突变的判定问题

[复制链接]
2763|1
 楼主| nova009 发表于 2010-11-18 11:33 | 显示全部楼层 |阅读模式
采用FPGA记上升沿的个数进行测频的方式,但当频率突然没有了,例如如果是10HZ跳变到0HZ,CPU读取FPGA中的值会发现CPU读到的数据继续保持跳变前的最后那个值,VHDL程序中应该怎么处理,请教各位大侠?
ar_dong 发表于 2010-11-21 11:44 | 显示全部楼层
在适当的时候加异步清0
您需要登录后才可以回帖 登录 | 注册

本版积分规则

20

主题

30

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部