21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › time_limited.sof
返回列表 发新帖我要提问

time_limited.sof

[复制链接]
5295|1
 楼主| 541397129 发表于 2010-11-22 20:09 | 显示全部楼层 |阅读模式
limit, TI, TE, builder, DSP
用DSP_builder完成的工程，quartus编译时为什么产生的是time_limited.sof文件？该怎样解决？**都是没问题的
回复

收藏 举报

相关帖子
asaa 发表于 2010-12-16 21:42 | 显示全部楼层
看看编译警告信息，里面有提示， 可能是某个ip核是评估xx
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

541397129

0

主题

22

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部