隔直电路问题

登录 · 发表于 2010-12-13 10:12

图示的隔直电路中，在输入信号在某种变化的情况下，导致运放的输出需要很长时间恢复到基线上，当然跟RC 的时间常数有关，我想知道就是，输入信号怎样变化才可能导致运放恢复到基线的时间比较长？有什么特征？

谢谢！

发表于 2010-12-13 10:16

是不是因为输入的变化，导致电容充电，然后输入信号恢复到原来的正常状态，这时候电容需要放电，因为RC 是时间常数比较大，放电很慢，跟运放无关？

发表于 2010-12-13 11:38

主要是低通滤波器造成的。减小C1，C4试试，说下你的输入信号频率

发表于 2010-12-13 11:42

运放饱和后恢复时间，与运放本身有关，也与外电路有关，需要具体分析。

发表于 2010-12-13 11:45

这个问题要对信号通过电路的情况进行理论的计算，比如你的信号是什么样子的，经过这个回路后的响应时如何，响应和哪些参数有个，这些是可以计算的

发表于 2010-12-13 17:25

输入信号时AC(有用的信号)+DC，通过隔直电容就是为了去掉DC ，放大AC;
正常工作就是这样的；

在某些情况下，可能产生很大的DC（过一段时间DC 会自动消除），问题是DC 消除后，后级运放什么时候回到
正常工作位置，基线归零；

1，跟RC 时间常数有关？
2，跟运放有关？

另外一个问题就是：能否分析Vi ，从而知道是不是会导致饱和的情况出现？

发表于 2010-12-13 17:29

你自己算算，两个电容并联再加上2M欧电阻，时间常数多大？

隔直电路问题

本帖子中包含更多资源

相关帖子

浏览过的版块

社区建设奖章

欢快之小溪

常驻人口

技术奇才奖章

核心会员奖章

坚毅之洋流

技术导师奖章

十世金身

突出贡献奖章

沉静之湖泊

七世轮回

技术领袖奖章