| 
 
| 最近正在试验用protel99进行信号完整性分析工作,遇到一个问题: PCB 图如图1,规则设定方面:flight time--falling edge:max 2ns
 flight time--rising edge:max 2ns
 slope--falling edge:max 1ns
 slope--falling edge:max 1ns
 
 impedance constraint: 10~300欧姆;
 overshoot--falling edge:max 1V
 overshoot--rising edge:min 1v
 underovershoot--falling edge:max 1v
 underovershoot--falling edge:max 1v
 
 设定好后在PCB上跑DRC。出现图2的错误。
 想请教  flight time/slope--falling/rising edge以及overshoot/underovershoot--falling/rising edge  这些参数与pcb上的那些东东有关?阻抗参数大家一般是怎么设定的,有什么规则没有?
 | 
 
×本帖子中包含更多资源您需要 登录 才可以下载或查看,没有账号?注册 
  |