一个急的要崩溃的人向大家求助：关于用FPGA做DDR的控制器

发表于 2010-12-27 20:39

请教大家了：我用SPARTAN3做DDR的控制器，ISE10.1的版本，MIG生成的DDR的IP核。用chipscope看时序，WR的时序跟MIG的资料上的基本一致，CMD、CMD_ACK、input_datai、nput_address、BURST_DONE等信号都符合资料上的时序，那么是不是说我就已经把数据写进DDR了？但RD的时序中data_valid信号滞后于CMD_ACK几十个周期才跳变到高，而且读出的数据都不对。这怎么回事啊？
请教大家了，我急的要崩溃了，都搞了一个多月了还是没什么进展，我该怎么继续呢？

发表于 2010-12-28 17:19

LZ很刻苦,请问您是在SPARTAN3的开发板上跑的,还是在自己做的板子上跑?

发表于 2010-12-28 19:59

DDR有参考例子，可以参考官方的开发板来做

发表于 2010-12-28 20:43

超人哥：
我就是上次给你发邮件的啊，本来还想让你帮我跑一下行为仿真呢，结果你忙也没有回我。
我是在我自己的板子上做的时序，好像写时序满足MIG了，但读的不对，现在问题还是没有解决……
大家救命啊！！！

发表于 2010-12-28 20:49

呵呵,抱歉阿,这个月出差比较多.
由于是你自己做的板子,光仿真是没有用的.
建议你先拿一块Spartan3的开发板,看能否驱动开发板上的DDR,没有问题的话,再在你自己的板子上跑,否则你不知道是硬件的关系,还是你软件的关系,你说是不?

发表于 2010-12-28 21:00

用逻辑分析仪看，别用chipscope，有的时候不准

发表于 2010-12-29 21:17

我没有逻辑分析仪啊，只有chipscope，Spartan3的开发板叶没有。我觉得硬件没有什么问题啊，可能就是软件问题。怎么办？怎么办？头都愁白了

发表于 2010-12-30 22:31

很难说，ddr的频率西相当高，硬件出现故障的几率还是比较大，建议还是用示波器看看时序

发表于 2010-12-31 21:24

先用MIG生成example验证你自己的硬件，把硬件问题排除了之后再来改自己的代码。

发表于 2011-1-4 15:12

自己在逻辑里面加入一段代码写递增数，再回读，看看数据是不是真的写进去了，这种验证是成本最低的，呵呵

发表于 2011-1-4 17:47

学习的。

发表于 2011-1-6 16:38

关注过。。。

发表于 2011-1-17 18:53

来学习的

发表于 2011-1-20 11:25

学习的。哈哈，

一个急的要崩溃的人向大家求助：关于用FPGA做DDR的控制器

相关帖子

浏览过的版块

技术奇才奖章

甘甜之泉水

常驻人口

精华达人奖章

湍急之河流

缘定三生

希望之星奖章

技术新星奖章

偶尔光临