发新帖我要提问
返回列表
打印

altera MAX2 CPLD管脚状态

[复制链接]
2440|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
XLDZZ|  楼主 | 2010-12-28 22:02 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
altera, CPLD, 管脚, 总线, IO
altera公司的MAX2  cpld 如果IO管脚未定义是否为高阻状态

是否可以直接挂在总线上

使用特权

评论回复 赏

相关下载

相关帖子
沙发
mmax| | 2010-12-28 22:32 | 只看该作者
cyclone 的FPGA不使用的IO是在工程设置里面统一配置的。配置为输入、输出0、输出1都可以。
缺省好像是输入，高阻

max应该也一样。看工程里面怎么配置的。

使用特权

评论回复 赏
板凳
mmax| | 2010-12-29 11:20 | 只看该作者
早上刚好在调FPGA
抓个图给你

MAX2也是用QUARTUS软件，所以是一样的。

未命名.JPG (51.07 KB )

未命名.JPG

使用特权

评论回复 赏
地板
chunyang| | 2010-12-29 12:15 | 只看该作者
2楼说的不错，需指定编译软件的配置。

使用特权

评论回复 赏
5楼
XLDZZ|  楼主 | 2010-12-29 17:39 | 只看该作者
谢了 这样我就放心 直接挂总线上了

使用特权

评论回复 赏
6楼
yan3388764| | 2010-12-30 10:52 | 只看该作者
都解决了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

XLDZZ

64

主题

182

帖子

0

粉丝