21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › altera MAX2 CPLD管脚状态
返回列表 发新帖我要提问

altera MAX2 CPLD管脚状态

[复制链接]
3380|5
 楼主| XLDZZ 发表于 2010-12-28 22:02 | 显示全部楼层 |阅读模式
altera, CPLD, 管脚, 总线, IO
altera公司的MAX2  cpld 如果IO管脚未定义是否为高阻状态

是否可以直接挂在总线上
回复

收藏 举报

相关帖子
mmax 发表于 2010-12-28 22:32 | 显示全部楼层
cyclone 的FPGA不使用的IO是在工程设置里面统一配置的。配置为输入、输出0、输出1都可以。
缺省好像是输入，高阻

max应该也一样。看工程里面怎么配置的。
回复

收藏 举报

mmax 发表于 2010-12-29 11:20 | 显示全部楼层
早上刚好在调FPGA
抓个图给你

MAX2也是用QUARTUS软件，所以是一样的。

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

chunyang 发表于 2010-12-29 12:15 | 显示全部楼层
2楼说的不错，需指定编译软件的配置。
回复

收藏 举报

 楼主| XLDZZ 发表于 2010-12-29 17:39 | 显示全部楼层
谢了 这样我就放心 直接挂总线上了
回复

收藏 举报

yan3388764 发表于 2010-12-30 10:52 | 显示全部楼层
都解决了
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

XLDZZ

64

主题

182

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部