发新帖我要提问
返回列表
打印

sony面阵CCD+fpga+AD电路设计

[复制链接]
2451|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
mydy2008|  楼主 | 2010-12-30 20:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CCD, FPGA, Sony, 电路设计, AD
最近在在做个这方面的课题。

结果发现在程序烧制中 写的时序符合datasheet的要求。但是一直有毛刺。大家有没有碰到过这个情况？

有没有也做这方面的。加我QQ群89699231 或者我的QQ237126438。一起交流交流

使用特权

评论回复 赏

相关下载

相关帖子

沙发
mydy2008|  楼主 | 2011-1-1 20:50 | 只看该作者
没人回帖啊？怎么

使用特权

评论回复 赏
板凳
mydy2008|  楼主 | 2011-1-3 16:17 | 只看该作者
还是没人回啊？

使用特权

评论回复 赏
地板
touch123| | 2011-1-4 15:03 | 只看该作者
楼主应该在FPGA中检查一下：1，是否做了时序约束，2，布线后的时序是否满足时序约束

使用特权

评论回复 赏
5楼
钻研的鱼| | 2011-1-5 13:05 | 只看该作者
与时序关系不大。试想；ccd的时钟有多快？设计能有多少复杂度？目前的fpga，100mhz往上才会考虑时序约束

使用特权

评论回复 赏
6楼
zqs5476| | 2011-1-24 11:36 | 只看该作者
毛刺往往是跨时钟域造成的，你用的是同步设计还是异步设计？

使用特权

评论回复 赏
7楼
szyzm| | 2011-1-25 21:58 | 只看该作者
SONY哪个型号？
ICX274AK？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

mydy2008

0

主题

46

帖子

1

粉丝