FPGA管脚如何分配?

只看该作者 · 2010-12-30 20:22

听说FPGA的管脚可以随意指定,这是真的吗?那它的VCC,GND也可以随意指定吗?

CLOCK或是一些别的东东,I2C,TXD,RXD,这些都可以随意指定吗?

还是是不是也像单片机一样,一些管脚是固定用途的,另一些普通的I/O才可以随意指定?

那些可以指定的应该遵守什么原则呢????

只看该作者 · 2010-12-30 20:30

听说FPGA的管脚可以随意指定,这是真的吗?那它的VCC,GND也可以随意指定吗?
真的。不可以。

CLOCK或是一些别的东东,I2C,TXD,RXD,这些都可以随意指定吗?
CLOCK不可以，其他都可以。

还是是不是也像单片机一样,一些管脚是固定用途的,另一些普通的I/O才可以随意指定?
clk引脚只能做输入。作为GPIO的时候，clk以外的引脚都可以设置为双向；但是一些引脚身兼数职，譬如DQ引脚，LVDS引脚等。

那些可以指定的应该遵守什么原则呢????
应该遵守器件手册。

只看该作者 · 2010-12-31 07:11

好的,谢谢.

3万 · 2011-1-1 14:31

哈哈

有点搞笑

VCC、GND都想随意，用脚指头想想也不行

只看该作者 · 2011-1-1 15:09

:lol

只看该作者 · 2011-1-27 14:36

2楼回复负责，给力

只看该作者 · 2011-1-30 08:22

二楼的，你的回答太棒了！每个问题都回答的很清楚明白

只看该作者 · 2011-2-8 12:19

IO脚可以随意，时钟，电源，地不能随意，比较慢的时钟也可以使用普通IO。

只看该作者 · 2011-2-11 10:10

每一种型号的FPGA/CPLD 的IO在芯片设计的时候，是有多个块BANK的，如BANK1,BANK2，BANK...
当使用高速的并行数据或者是差分信号时候，引脚是不能够随意锁定，从不同bank引出来的io，会引发ns级别的延迟，需要引起注意。

只看该作者 · 2011-2-11 17:09

我也不是很清楚正好看看

只看该作者 · 2011-2-16 16:13

上面都有引脚说明的，如果有GPIO这个功能，那就可以随意指定的。

只看该作者 · 2011-2-23 16:32

注意在XILINX的一些FPGA上除了CLK之外，还有某些PIN只能设置成输入。设计的时候多看看器件手册，注意一下就行。

--------------------------------------------------------------------------------------------------
48元超高性价比月销量超200件 SALEAE 24M 8CH 逻辑分析仪
http://item.taobao.com/item.htm?id=8430104015

只看该作者 · 2011-2-25 09:45

VCC这些都是有规定的

只看该作者 · 2011-2-25 14:54

额我正在困惑

只看该作者 · 2011-3-4 22:03

讲的好，受教了

FPGA管脚如何分配?

相关下载

相关帖子

突出贡献奖章

缘定三生

技术导师奖章

沉静之湖泊

荣誉元老奖章

坚毅之洋流

技术领袖奖章

十世金身

技术奇才奖章

精华达人奖章

湍急之河流

七世轮回

技术新星奖章

伴坛终老

甘甜之泉水