M3和M0的区别

只看该作者 · 2011-1-14 11:20

如题

只看该作者 · 2011-2-11 14:30

本帖最后由 IGOOGLE 于 2011-2-11 15:11 编辑

M0是从 V6指令集进化过来的
M3是从 V7进化过来的，性能相对强于M0，价格也强于M0

2万 · 2011-2-11 23:07

好象Ｍ０生产成本比较Ｍ３低。已出的Ｍ０报价都较低，Ｍ０志在抢８位和１６位机的饭碗。

1万 · 2011-2-13 09:15

http://www.arm.com/products/processors/cortex-m/cortex-m3.php 引用官方如上。

体系结构	ARMv7-M（哈佛）
ISA 支持	Thumb® / Thumb-2
管道	3 阶段 + 分支预测
Dhrystone	1.25 DMIPS/MHz
内存保护	带有子区域和后台区域的可选 8 区域 MPU
中断	不可屏蔽的中断 (NMI) + 1 到 240 个物理中断
中断延迟	12 个周期
中断间延迟	6 个周期
中断优先级	8 到 256 个优先级
唤醒中断控制器	最多 240 个唤醒中断
睡眠模式	集成的 WFI 和 WFE 指令和“退出时睡眠”功能。睡眠和深度睡眠信号。随 ARM 电源管理工具包提供的可选保留模式
位操作	集成的指令和位段
增强的指令	硬件除法（2-12 个周期）和单周期 (32x32) 乘法。
调试	可选 JTAG 和串行线调试端口。最多 8 个断点和 4 个检测点。
跟踪	可选指令跟踪 (ETM)、数据跟踪 (DWT) 和测量跟踪 (ITM)

为基于 TSMC 0.18G 工艺的 100MHz 目标实现列出的性能特征

1万 · 2011-2-13 09:16

体系结构 ARMv6-M（冯诺依曼）
ISA 支持 Thumb®/ Thumb-2 技术*
管道 3 阶段
Dhrystone 0.9 DMIPS/MHz
中断 NMI + 1 到 32 个物理中断
中断延迟 16 个周期
睡眠模式集成的 WFI 和 WFE 指令
睡眠和深度睡眠信号
随电源管理工具包提供的可选保留模式
增强的指令单周期 (32x32) 乘法
调试 JTAG 或串行线调试端口