PCB检查时报错

发表于 2017-9-11 16:56

向大家请教个问题 PCB检查时报错modified polygon :polygon shelved (top layer -no net) on top layer 请问这是什么错误？需要怎么改正？？

发表于 2017-9-11 23:08

如果没什么保密，发文件上来看看，看起来好像少了什么东西

发表于 2017-9-12 10:06

可能是图形放置的时候有的重复或忘记处理了。在top和bottom层。在color里把其他都关闭只留POLygon或图形之类的元素试试

发表于 2017-9-12 10:16

顶层有没定义网络的铺铜。

发表于 2017-9-21 22:36

顶层铜皮没有添加网络

发表于 2017-9-23 22:06

谢谢我已经找到原因了是因为用了两个版本Altium画的板子，不兼容导致的。

发表于 2019-8-31 09:50

lengbuleng 发表于 2017-9-12 10:06
可能是图形放置的时候有的重复或忘记处理了。在top和bottom层。在color里把其他都关闭只留POLygon或图形之 ...

感谢层主，这样做我发现了自己的电路板中的一个小错误。但不是楼主的错误。