CMOS逻辑非门在VCC爬升过程中的输出

登录 · 发表于 2011-1-26 23:56

为了增加驱动能力，需要将MAX809给出的低有效复位用两级非门缓冲后提供给2个CPU模块。
对这个电路的疑问是：
CMOS逻辑非门，输入接GND，VCC在上电爬升过程中，输出随VCC爬升？

两个CMOS逻辑非门级联，第1级输入接GND，第1级输出接第2级输入，VCC在上电爬升过程中，第2级输出可保证低电平吗？

望大侠赐教。

发表于 2011-1-27 00:21

MAX809直接驱动两个没有问题，干嘛非得多加器件？MCU的复位脚不是耗电大户吧？

发表于 2011-1-27 00:45

要加下拉电阻。

发表于 2011-1-27 08:17

你这样设计大大的降低了系统的稳定性。

复位芯片后面加下拉，在VCC上升的过程中第一级非门的输出在VCC较低的时候也不能保证跟随电源。

第二级非门后的电平可能不能保证输出低电平。

所以还是用复位芯片直接推吧。

发表于 2011-1-27 11:35

要加下拉电阻。
chunyang 发表于 2011-1-27 00:45

chunyang你好，是809的输出加下拉吗？这个我们是有做的。还是说两级非门的输出要加下拉？

发表于 2011-1-27 11:36

你这样设计大大的降低了系统的稳定性。

复位芯片后面加下拉，在VCC上升的过程中第一级非门的输出在VCC较低的时候也不能保证跟随电源。

第二级非门后的电平可能不能保证输出低电平。

所以还是用复位芯片直接推吧。 ...
mmax 发表于 2011-1-27 08:17

如果直接推确实负载太重呢？比如要将复位信号输出给其它子板。有什么资料上有可靠的复位电路吗？

发表于 2011-1-27 14:51

在门输出加下拉。

CMOS逻辑非门在VCC爬升过程中的输出

本帖子中包含更多资源

相关帖子

浏览过的版块

技术新星奖章

核心会员奖章

技术领袖奖章

坚毅之洋流

十世金身

永恒之光奖章