数字电路和模拟电路的覆铜是不是很有讲究啊~

只看该作者 · 2011-1-28 15:12

本帖最后由 kokoromi 于 2011-1-28 16:16 编辑

之前做版子都是直接两面覆整片铜，看到网上有很多都说这种覆铜是最不讲究的，关于这方面我实在是没什么经验，数字部分和模拟部分能不能整块覆铜？应该怎么做比较好呢？
下面这个是AD采集的一部分，都是整个全覆铜了，主要是这样芯片的接地方便，要不然不好走线...不知道这样会有多大影响，应该注意什么？
U1是单片机，U2是AD，左下角的是个电源模块。

PS：单片机左下角的那个脚（14脚）能产生一个10-100K频率的方波（用的内部比较输出模块），示波器观察有毛刺（上升沿的最上面和下降沿的最底端），这个能不能和我的覆铜有关？

2万 · 2011-1-28 16:27

双层板，底层作为基本地层，可适当的覆盖地平面，然后在上面（顶层）放置器件和走线。特别是现在贴片器件的流行，更应该如此处理。电源可以走顶层。如果多个地，可以适当的分割（走线也必须分区走），若要求两地连接，则可在两地的接口处交会。双面板，顶层一般不覆地层，若实在要覆，则必须保证良好接地（用多个过孔连接下层）。

只看该作者 · 2011-1-28 17:48

双面板顶层覆地铜一般有两个最大的好处
一：能尽量保证地平面的完整性，比如底层地平面被放置在底层的走线分割时，可以通过其上方顶层的地层桥接起来
二：隔离强干扰信号线，保护易干扰信号线，比如顶层的一些走线的包地处理就是如此，通过包地使干扰源的走线尽量与地藕合而不是和相邻的其它信号线藕合，一些弱信号的包地也是为了使外部干扰信号与其外围的包地藕合而不至于藕合到弱信号线上去

2万 · 2011-1-28 20:15

嗯，2楼的H教授说的理论不错，3楼干过活的工程师说的也不错。
一般来说，两面的地层，放多些过孔连起来就好了，过孔数量控制一下不要太密，那就没有附加费用。

只看该作者 · 2011-1-28 20:47

本帖最后由 mmax 于 2011-1-28 21:04 编辑

关于数字和模拟铺铜。如果AD位数低无所谓，如果位数高一定要注意。

附件是一个应用手册针对TI一个24位开发板做的实验。地处理不好，板子只能达到16位的效果。
模拟和数字地，还有供电电源。

总之，地电平是波涛汹涌的。只要流过电流，就会局部有起伏，要好好根据自己电路布局、特性分析模拟地方是否有局部干净平稳的地平面。

数字地和模拟地分开布，最后在电源处单点连到电源处。

就跟游泳池隔离泳道的浮子一样，旁边游泳的浪可能很大。但因为有浮子隔离，你的泳道水纹很小。虽然有浮子，但是水还是一个平面，但你这边的水纹很小（模拟），他的水纹很大（数字）。
如果没有浮子，一个大池子，哈哈~别人蝶泳从你旁边游过去，可能浪花都能把你呛着。

只看该作者 · 2011-1-30 16:22

谢谢大家，感觉覆铜真是不容易啊...

2万 · 2011-2-2 10:59

仔细读HWM的贴子，先学理论，然后再多找些板子来看，看一下别人的布局。

只看该作者 · 2011-2-6 18:34

您这样的铺地，即使告诉你铺地注意规则了；细节你还是不注意------晶振下面能铺地么？芯片管脚那些乱七八糟的“毛刺”地线怎么不处理掉？如果是高速的信号线或者时钟中断等线。需要做底线保护的。去耦电容也没有达到去耦的作用----根据你这样分布。您底层的布线那样穿越ic". 管脚的干扰也不小吧？理论仅仅告诉你一些范围。但细节是你自己分析和积累...... 模拟地和数字地你不分开做？？？你这样做AD可靠性很难保证-----

2万 · 2011-2-6 19:05

晶体的振荡波形是正弦波，射频辐射比时钟线还要小的多，晶体下面铺不铺铜都是可以的。

只看该作者 · 2011-2-6 20:56

顶5楼，要做到24位AD真的需要很深厚的内力。

只看该作者 · 2011-2-8 20:37

一：能尽量保证地平面的完整性，比如底层地平面被放置在底层的走线分割时，可以通过其上方顶层的地层桥接起来
二：隔离强干扰信号线，保护易干扰信号线，比如顶层的一些走线的包地处理就是如此，通过包地使干扰源的走线尽量与地藕合而不是和相邻的其它信号线藕合，一些弱信号的包地也是为了使外部干扰信号与其外围的包地藕合而不至于藕合到弱信号线上去

只看该作者 · 2011-2-9 14:42

做AD或DA板子的话，数字和模拟地还是要分开的，最后是一起连到整流滤波出来的大电解为好。这法子一搬有效。

只看该作者 · 2011-2-11 08:16

mmax，精辟啊

只看该作者 · 2011-2-14 11:05

本帖最后由 kokoromi 于 2011-2-14 11:14 编辑

您这样的铺地，即使告诉你铺地注意规则了；细节你还是不注意------晶振下面能铺地么？芯片管脚那些乱七八糟的“毛刺”地线怎么不处理掉？如果是高速的信号线或者时钟中断等线。需要做底线保护的。去耦电容也没有 ...
MALIQIANGF1 发表于 2011-2-6 18:34

你的回答比较有针对性，如果能更详细点就好了，比如：

“芯片管脚那些乱七八糟的‘毛刺’地线”不处理会有什么影响？
晶振下面为什么不能覆铜？
去耦电容为什么没起到作用？
你说的“底线保护”是什么意思？

不过还是感谢你~

只看该作者 · 2011-2-14 11:06

关于数字和模拟铺铜。如果AD位数低无所谓，如果位数高一定要注意。

附件是一个应用手册针对TI一个24位开发板做的实验。地处理不好，板子只能达到16位的效果。
模拟和数字地，还有供电电源。

总之，地电平是波涛汹 ...
mmax 发表于 2011-1-28 20:47

分析的很形象，不过具体怎么做能达到要求确实不容易~

数字电路和模拟电路的覆铜是不是很有讲究啊~

相关下载

相关帖子

技术高手奖章

甘甜之泉水

以坛为家

希望之星奖章

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章

突出贡献奖章

沉静之湖泊

七世轮回

技术导师奖章

终身成就奖章

技术新星奖章

社区建设奖章

欢快之小溪