发新帖我要提问
返回列表
打印

菜鸟请教

[复制链接]
2281|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
luqinfeng|  楼主 | 2011-1-29 14:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, verilo, ST, syste, systemverilog
Error (10839): Verilog HDL error at cpj.v(11): declaring global objects is a SystemVerilog feature
用EDA编译时出现这个为什么？请老师指教

使用特权

评论回复 赏

相关帖子
沙发
Siderlee| | 2011-2-1 15:11 | 只看该作者
不懂  不过看样子像是一个全局的对象与系统的一些东西冲突了

使用特权

评论回复 赏
板凳
ZMing_PH| | 2011-2-2 21:42 | 只看该作者
不懂百度之。。。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

luqinfeng

0

主题

1

帖子

1

粉丝