春节假期在家比较清闲,于是有时间阅读了一本好书《Verilog HDL高级数字设计》。虽然是英文版的,看起来比较慢,但是它依据数字集成电路系统工程开发的要求与特点,利用Verilog HDL对数字系统进行建模、设计与验证,对ASIC/FPGA系统芯片工程设计开发的关键技术与流程进行了深入讲解,内容包括:集成电路芯片系统的建模、电路结构权衡、流水、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合、后综合验证等集成电路系统的前后端工程设计与实现中的关键技术及设计案例。书中以大量设计实例叙述了集成电路系统工程开发需遵循的原则、基本方法、实用技术、设计经验与技巧。
最大的感受就是之前一些模糊不清的概念在书中都有很详细的解读,特别推荐其中的第5-11章部分。就比如前面博文中提到的FPGA设计控制器中用到的data flow graph方法,在书中都有很详细的说明与应用。
作者简介
更多内容见
http://xilinx.eetrend.com/blog/1558 |