21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 出个问题大家指点下？
发新帖我要提问
返回列表
打印

出个问题大家指点下？

[复制链接]
1280|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jiaxin1|  楼主 | 2011-2-11 18:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
数据流, 并行数据, FIFO, 信号, 时钟
如何对并行数据流进行延时？

比如A信号是一个32bit的并行数据，每个时钟周期都在刷新，

问题是，如何对这个A【31：0】延时1000个周期？

要求：
1>延时后仍然保持数据流的连贯性，即不能丢弃数据流中的任何一个周期的数据；

2>不使用FIFO；

3>可综合

欢迎高手赐教！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zjp8683463| | 2011-2-11 20:11 | 只看该作者
目的是什么?

使用特权

评论回复 赏
板凳
sxhhhjicbb| | 2011-2-11 22:16 | 只看该作者
用双缓存.呵呵.或A口数据晚1000个时钟周期生成.这样看视可以不要延时了.

使用特权

评论回复 赏
地板
viatuzi| | 2011-2-12 13:41 | 只看该作者
想延时1000个时钟周期，那就肯定需要有地方来存储在这1000个时钟周期里A上的1000笔数据。
不让用FIFO，那就1000级的DFF搭起来。没啥好的办法。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jiaxin1

0

主题

33

帖子

1

粉丝
关闭 热门推荐
快速回复 在线客服 返回列表 返回顶部