芯片引脚的电平是高是低？

发表于 2011-2-18 17:10

一个芯片的输入引脚，连接一个47K电阻，再连接3.3V。请问这个引脚的电平是高还是低？
我觉得无法判断。除非知道芯片此引脚的内阻。高手指教?

发表于 2011-2-18 17:33

无法判断，要看该引脚是输入型还是输出型，只有是输入型才能判断该引脚的电平处于高。现代IC的输入引脚内阻都较高，用47K电阻足以偏置到高电平，但输出引脚则肯定不行。

发表于 2011-2-19 08:56

无法判断，要看该引脚是输入型还是输出型，只有是输入型才能判断该引脚的电平处于高。现代IC的输入引脚内阻都较高，用47K电阻足以偏置到高电平，但输出引脚则肯定不行。

请问何为输入型，何为输出型？

发表于 2011-2-19 08:58

算是高吧。

发表于 2011-2-19 09:48

LZ都说了是输入了，那绝大部分情况算高。

不排除有些芯片的输入管脚内部加了弱下拉，外面加上拉就到不了VCC了，一多半吧。

发表于 2011-2-19 11:05

如果按LZ说的该引脚为输入脚，有以下情况。
1：如果输入为悬空后内部上拉使能，则为高电平。
2：如果内部下拉使能，一般IO的下拉在100k-M级不等，按最强的下拉100k算，也超过2/3 VCC（如果IO有施密特）还是可以检测到高电平的。

发表于 2011-2-24 12:25

此芯片引脚电平无法判断。
因为前提不够：比如芯片的供电电压是多少伏啊，此芯片是哪一类的芯片。

发表于 2011-2-24 13:15

到底是什么芯片，测一下不就知道了。

发表于 2011-2-24 15:54

问题描述的不是很清楚

发表于 2011-2-24 19:38

是否可以先量測一下該引腳對地的電阻是多少，然後決定高低電平呢？